數位IC設計能力鑑定測驗

■ 測驗題型：

測驗項目	學科筆試	術科實作
題數	50	2
作答時間	100分鐘	300分鐘
測驗內容	選擇 50 題	基礎 1 題，進階 1 題

■ 合格標準：

筆試成績需達 80 分以上，術科成績需達 70 分以上，可取得授證資格。

■ 實作成績分佈說明：

測驗內容：(詳細內容依簡章公告為主)

科目	鑑定內容
學科筆試	以數位電路邏輯設計概念(包含大專院校教科書之Digital System, Logic Design, Logic Synthesis and Verification, VLSI Testing…等)、Verilog語法以及數位IC設計EDA工具流程為主；內容包含:  1. Logic design  2. Verilog coding  3. Logic Synthesis  4. Logic Verification  5.Testing  6.Power & Timing Analysis
術科實作	由主辦單位提供指定題目、設計規格、設計方塊圖及相對應之測試向量，考生在考試時間內利用標準元件數位電路設計方式完成符合規格之晶片設計。 術科實作評分之4個主要項目為： (A)Verilog coding須符合題目所要求之功能規格 (B)Verilog coding須通過主辦單位所提供之nLint rule檢查 (C)邏輯合成後之gate-level simulation驗證完全無誤 (D)電路合成軟體時序分析驗證須符合題目所要求之規格

數位IC題庫下載 
上述資料是來源自國研院晶片中心